Modeling de PSRR af en Bandgap kredsløb

J

joujou

Guest
Hej alle,

Jeg er interesseret i modeling (indstillingsfejl ligning) den PSRR af en Bandgap kredsløb vist nedenfor.Denne hvorfor skal vi gøre det tilsvarende lille signal skematisk i dette kredsløb og så vil vi udtrykke gevinsten mellem et signal på Vcc og output fra BG.<img src="http://images.elektroda.net/35_1231705562_thumb.jpg" border="0" alt=""/> De problemer:
1) Er det laterale parasit PNP transistor anvendes, er modeled af et dynamisk modstand Rd
2) Er der en frivillig, der kan hjælpe mig med at gøre denne skematisk og derefter indstille gevinst Vref / VDC

 

Welcome to EDABoard.com

Sponsor

Back
Top