Modelsim kompilering

[hegdeabhi]

Hej alle,

Jeg arbejder med modelsim for simulering.Jeg har et mærkeligt problem mens kompilering med modelsim.Når der for første gang, jeg udarbejde et design udarbejdelse ender i sige omkring 30 sek.Nu, hvis jeg prøver at samle det hele igen processen tager omkring 2 til 3 minutter.Den løsning jeg fandt var, hvis jeg sletter det arbejde biblioteket og samler alle igen udarbejdelse vil blive hurtigere.

Jeg bruger en. Gøre fil med enkle tcl scripts til at kompilere og simulere.Jeg tænkte på, hvis der er nogen tcl kommandoer jeg kunne inkludere i min. Do-fil for at slette det arbejde bibliotek.
Hvis nogen af u har en idé om samme plz do hjælpe.

Thanks in advance
Abhijith

 

[eltonjohn]

måske er problemet hukommelse.Det lader til, at første gang det løber den afsætter størstedelen af hukommelsen og den senere tid, at hukommelsen er endnu ikke inddrevet.
sommetider, når du genskabe standard betingelser. jeg mener oprettelsen af arbejde mapper gør programmet nulstillet til startvilkårene

 

[gck]

Jeg tror ikke, at dette problem noget relateret til Modelsim.
Stadig, hvilken version, du taler om, og hvilket operativsystem du bruger?

 

[shanmugaveld]

Du kan slette det arbejde bibliotek
brug "vdel-alle" gerne vsim denne kommando en af kommandoen i Modelsim.
Brug "vlib arbejde" for at skabe arbejde mappe og brug
"vmap arbejde arbejde" at kortlægge arbejdet bibliotek med modelsim fil.

Det er god praksis at slette arbejde bibliotek for at sikre, at du har nyeste udarbejdes RTL filer.
Men det plejer øge udarbejdelse hastighed.