muxed flip-flop scanning kæde indsættelse spørgsmål

[qjlsy]

Hej, jeg prøvede en test for muxed flip-flop scanning kæde indsættelse, men jeg mødte en DRC overtrædelse som følgende:

Advarsel: Input kraft af kæden c0 skal indlæses ved første tilmed af in_reg1_reg (S6-1)

1 Invaild kraft scanne input tid overtrædelse.

Dette DRC overtrædelse fandt sted efter dft_insert.Før indsættelse nogen overtrædelse rapporteret.Og ingen sekventiel celle overtrædelse rapporteret i hele sessionen.

1.Hvad årsagen til dette brud?Forkert indledende potocol?Eller forkert test ur bølgeform?

2.Hvordan kan jeg få værdien af test uret periode?Det er i mål bibliotek, right?Hvordan kan jeg læse det op?

3.Logfil sagde, set_test_hold værdi for ASYNCH.rst_b signal ignoreres.Hvorfor?Er denne indstilling ikke behov for muxed flip-flop scanning stil?Jeg husker sysnopsys dokument sagde den slags signal om en celle skal configuared af ASYNCH & test_hold.

Thanks a lot!

 

[dr_dft]

qjlsy skrev:

Hej, jeg prøvede en test for muxed flip-flop scanning kæde indsættelse, men jeg mødte en DRC overtrædelse som følgende:Advarsel: Input kraft af kæden c0 skal indlæses ved første tilmed af in_reg1_reg (S6-1)1 Invaild kraft scanne input tid overtrædelse.Dette DRC overtrædelse fandt sted efter dft_insert.
Før indsættelse nogen overtrædelse rapporteret.
Og ingen sekventiel celle overtrædelse rapporteret i hele sessionen.1.
Hvad årsagen til dette brud?
Forkert indledende potocol?
Eller forkert test ur bølgeform?

 

[qjlsy]

Kære dr_dft,

3.set_test_hold værdi for ASYNCH.rst_b signal ignoreret fra begyndelsen at skabe protokol til den sidste dft_drc efter insert_dft.

Jeg prøvede som du sagde, at fjerne set_test_hold for rst_b.Resultatet af køre er den nye script produceret samme resultat!Og denne gang, ingen advarsel om "Ignorerer".

Så det behøver ikke, vel?Bare ikke muxed flip-flop stil behov konfiguration til ASYNCH.signal?Eller ikke andre stilarter har behov for behandling om ASYNCH.signalet enten?

2.I Deres ord, "test ur periode skal være i din forsøgsprotokollen fil (SPF-fil)"

(1) Jeg kan ikke se det i spf-fil.
(2) Du sagde, køre STA at få den virkelige prøve uret periode.Så hvad er det næste skridt at gøre for at indstille teste uret periode?

Jeg har engang fastsat periode for test ur, men dc fortalt mig "Fejl: Værdi for perioden er forskellig fra den standard værdi er angivet af test_default_period / custom forsøgsprotokollen (UID319)"

Det er grunden til, at jeg er nysgerrig om hvordan du indstiller afprøvningsperioden for test ur.Hvis ingen frist er angivet, hvilken betydning vil-bølgeform option har?

1.Du sagde, "Tjek din SPF-fil for at sikre, at den primære input kan ændre før dit ur ændringer."

Jeg tjekke spf-fil.Men jeg kan ikke se nogen afsnittet om indstilling primære input ændringer, før uret ændringer.Hvilket afsnit er for denne indstilling?Eller ej er uden en sådan sektion årsagen til advarsel?

Thanks a lot!Jeg sætter stor pris på dig!

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutral" border="0" />

 

[qjlsy]

Spørgsmål 2, har jeg løst.Jeg har fået test ur periode.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />

 

[dr_dft]

qjlsy skrev:

Kære dr_dft,3.
set_test_hold værdi for ASYNCH.
rst_b signal ignoreret fra begyndelsen at skabe protokol til den sidste dft_drc efter insert_dft.Jeg prøvede som du sagde, at fjerne set_test_hold for rst_b.
Resultatet af køre er den nye script produceret samme resultat!
Og denne gang, ingen advarsel om "Ignorerer".Så det behøver ikke, vel?
Bare ikke muxed flip-flop stil behov konfiguration til ASYNCH.
signal?
Eller ikke andre stilarter har behov for behandling om ASYNCH.
signalet enten?

 

[claint]

3.
a.You skal bruge følgende kommando til at rst_b uden set_test_hold kommandoen rst_b
set_signal_type-test_async_inverted rst_b

b.You kan forlade rst_b uden begrænsning.dvs, hverken set_signal_type heller set_test_hold kommando anvendes til rst_b, kan DC genkende rst_b som async_inverted
signal.

Men hvorfor set_test_hold behøver ikke at være der?
Hvis du studerer SPF filerne genereres, kan du se, at der er en fange blok om rst_b ligesom test_clock hvis du set_signal_type-test_async_inverted eller ingen kommando anvendes på rst_b.dvs under prøvningen, kan rst_n være pulserende.
Mens hvis du bruger set_test_hold, fange blok om rst_b vil gå tabt, da dette signal ikke kan pulserende under prøvningen.
Så du kan gå tabt teste dækning, hvis du set_test_hold på rst_b.

Held og lykke
Claint

 

[qjlsy]

Spørgsmål 1 er stadig ikke løst!

Jeg tjekkede spf-fil.Timing sektion og waveform tabel exsits.

Jeg læste Synopsys dokument, og fundet følgende sætning:

"efter insert_dft, initialiseringen sekvens er tabt. Du skal genanvende samme initialisering sekvens for at sikre, at post-scanning isætning test DRC rapporter ingen krænkelser."

Ja, i mit spørgsmål 1, skete krænkelse først i sidste dft_drc, som er efter insert_dft.Og originale advarsel lynhurtig "Advarsel: Input kraft af kæden c0 indlæses ved første tilmed af in_reg1_reg (S6-1)" netop har kritiseret test_si / primære input er nødvendigt at indlæse inden den 1. ur.

Hvordan skal jeg ændre mit script?Jeg har lige sæt test ur, async.RST, og scanne sætte attribut for design.Indsæt derefter scanne.Er der andre skridt der skal gøres?genanvende test_setup?Hvordan?Eller behov for at tilføje mønstre i spf?

Men hvorfor alt er rigtigt for dft_drc før insert_dft?

Kan nogen give mig noget hjælp?

Thanks a lot!Lagt efter 53 minutter:Jeg fik det endelig!

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Meget glad" border="0" />Nu alt er ok, og logfilen ser så smukt!Have a nice day!

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Meget glad" border="0" />