Nand eller NOR Delay

[spauls]

For W / L-forhold på 5 / 2, som Gate har flere forsinkelser NAND eller NOR.

 

[coolrak]

Jeg tror heller ikke flere forsinkelser, fordi logikken indsats er heller ikke mere comapred at NAND.Correct mig hvis jeg tager fejl

 

[ee_expert2000]

NAND kan gøres ved at have transistorer i serien.
så den samlede modstand vil være større i forhold til eller med parallelle transistorer.
forsinkelsen er direkte proportional med R.
Det NAND vil have flere forsinkelser.

 

[visualart]

Hvilken logik mener du?
Digital logik?eller Flash struktur?
På den logik, tror jeg det heller ikke er hurtigere end NAND,
for dets P transistor er parallel

 

[acidwabbit]

Heller ikke vil have flere forsinkelser for træk op og Nand mere for at trække ned ... opladning vil tage mere tid ... heller ikke vil have flere forsinkelser

 

[sabu]

for fremsendelse af en 1 NAND GATE tager mere time.for tra 0 NOR gate Taks mere tid (som pr CMOS design, sender 1 betyder, 0 / p er høj.

Check it out
hilsen

 

[mystique_unbound]

NOR gate alene. Dette kan ses fra banen selv.Du har en serieforbindelse af to PMOS større W / L (4 gange så NMOS at have samme stige og falde tid).så dette vil øge ladetiden i tilfælde OGF NOR gate i forhold til NAND gate.

 

[Resistance]

hej,

Tror u har fået mange replys men jeg tror, at dens enkle og alle kan koges ned til ét koncept kaldet Rd ON af PMOS og NMOS ..thats all

PMOS har længere Rd OM end PMOS derfor tager det længere tid at skifte.

Som det har heller ikke PMOS i serie og NMOS parallelt det tager længere tid at skifte ..Thats all dude ..

Hilsen.

 

[apradeep]

Ja har heller ikke flere forsinkelser, da det er p-transistorer i serie
I tilfælde af NMOS heller ikke er hurtigere end NAND
Tak
Pradeep

 

[Weng]

Hej,

Når du siger NMOS og PMOS, er du henvise til de perifere kredsløb omkring flash kerne array (f.eks forstand forstærkere), men ikke blitzen kerne array selv.

Har jeg ret?