ncverilog problem

G

gaonkc

Guest
Jeg vil gerne køre mange af vektoren for en chip i prøvebænk.
hver gang jeg ændrer kun vektorer anvendes.Men kompilere tiden er mere.
hvilken måde kan være at reducere de køre tid.?
tnx

 

Welcome to EDABoard.com

Sponsor

Back
Top