nogle havne eller ben er ikke connneted, hvordan man løser det?

[ls000rhb]

Jeg kompilere bruger DC, Afert check_design, jeg finder nogle warining, sådan som nogle havne eller ben er ikke connneted til net, hvordan man løser det?

 

[no_mad]

Hej,

Faktisk er der 2 måde at fjerne det.

1.RTL plan
- Bør du fjerne dem, uden ben og havne på dette niveau.
Optimer din verilog kode,
skal du sørge for, at der ikke uudnyttede havne og ben bundet til VDD og / eller vss i dit design.

2.Brug DC for at fjerne
- Bruge denne kommando "fjerne-unconnected_ports"

Hope this helps
-no_mad

 

[ls000rhb]

til: no_mad, thanks very much!!

 

[amaccormack]

Der kan være godt design genbrug grunde til at have ikke-porte, så jeg
vil fraråde at ændre RTL for at skabe et værktøj, der cant fjerne dem.Skift dit værktøj, hvis det ikke op til jobbet.Kommandoen nævnt bør hjælpe, men kadencen RTL compiler betyder langt mere aggressive fjernelse af overflødige havne, flip-flops og logik.Nogle gange har jeg syntes, det har gjort for meget, men altid i sidste ende var det korrekte, og det faktisk viste, at jeg havde brug for at rette en fejl i konstruktionen.Aggressiv fjernelse giver hurtigere og mindre konstruktioner.

 

[luancao]

I dette tilfælde, bør du kigge nøje på de havne, der ikke er tilsluttet.Hvis det er stifter tilbage til scanning test dvs test_se, test_si, test_so, problemet vil blive løst efter scanningen indsætningspunktet.I visse andre tilfælde er stifter overlades der for extendablity eller andre formål, og du ved, at det
er også ok for dig.

Sørg for hver uden ben er acceptable i dit sind.Se nøje, Hvad hvis du glemmer at forbinde ur på toppen af designet når din chef ringer til dig eller du er på den sidste arbejdsdag før ferie?

Unconnect stifter er billige, men dyrere, når det er en uønsket en.

 

[eda_ak]

Hej ven:

Uden ben er ikke nødvendigvis dårligt eller meget skadeligt på DC-niveau (det kommer jeg tilbage til denne erklæring igen).

Med andre ord, du kan have nogle knappenåle usammenhængende men du skal vide, hvad de er.Fx kan du have reservedele celler (for ECO) - det er OK eller DFT relateret.Eller du kan have alle Q_bar output stifter af D-FF ikke tilsluttet.Faktisk DC kan ikke selv fortælle om Q_bar spørgsmål.

Går tilbage til
1. sætninger.DC mai tolerere uden ben, men Layout værktøjer vil ikke.Så hvis layout værktøjer klager over, at de Q_bar er un-tilsluttede derefter bruge denne kommando til at ordne det:

dc_shell-t>
set verilog_show_unconnected_pins sandt

Håber det hjælper.

 

[sxqzj]

det
er virkelig hjælpe mig, jeg vil også støde på dette problem!