Offset af de operationelle forstærker, hvordan kan det blive reduceret

D

dexter_ex_2ks

Guest
Hej, Hvordan kan jeg reducere opvejes af asymmetriske op-amp (jeg mener output er det ikke differenstryk).

ex: 2 trin op-amp, i produktionen scene, vi har en fælles kilde med aktiv belastning (nuværende belastning)..

Og nmos og pmos skal verry godt matchede (i layout vi ikke kan matche nmos med pmos), men hvordan kan jeg gøre det, eller der er en anden måde.

(Jeg tænkte på at gøre op-amp differenstryk på produktionen, og det gælder CMFB, og få outputtet fra kun en produktion, men på denne måde har jeg kun halvdelen af forstærkningen.

Thanks in advance

 
Mange kredsløb og layout teknikker findes til dette formål

Nogle forslag: Forøgelse af det område, som transistorer forbedrer matchende og reducerer offset (offset ~ 1 / (sqtt (areal))

Stigende gm af input pair bidrager til at nedbringe udlignet som følge af andre transistorer i opamp (på samme måde, at det bidrager til at reducere input-nævnte støj)

Også stigende vdsat af belastningen spejle hjælper også sænke deres input omhandlede modregning.

Hvis disse ikke er nok, nogle kredsløb teknikker såsom sønderdeling og
CD'er kan bruges

 
Det kan afhænge af din ansøgning.
hakket, kondensator tilkoblingsanordning på input og output vil gøre.

 
Desuden kan du prøve autozeroing, korreleret dobbelt prøveudtagning, og helikopteren stabilisering.

 

Welcome to EDABoard.com

Sponsor

Back
Top