Om Divider struktur

[kolarbear]

For en høj frekvens prescaleren, kan vi vælge Current Mode logik (CML) til at realisere høj hastighed. Men CML kan ikke opdele en lav freqency sinusbølge signal som f.eks 10MHz. Hvis jeg ønsker at dele et signal om flere Mega med CMOS proces, Hvilken slags struktur kan jeg vælge?

 

[khouly]

statisk logik, eller dynamisk logik khouly

 

[erictmt]

Du kan prøve TPSC at bygge Master-slave DFF for uret division.

 

[rfsystem]

CML kunne operere ned til DC. Det afhænger alene af detaljerede skævhed dimension i at dividere låsen, hvis du observerer i simulation, at det ikke gør. Ellers CML er ikke energieffektivt ved lave frekvenser, fordi den typiske nuværende skalering har grænser.

 

[kolarbear]

Men mange produkter viser, at CML divider kun kan fungere ned til DC by suqare bølge. Mener du jeg kan ændre kredsløbet parametre for at gøre det ned til DC ved sinusbølge?

 

[rfsystem]

Jeg ved ikke, om du bruger en eksisterende IC eller ønsker at designe en. Hvis CML skillelinjen er for bredbånd forbindelse er en lille uoverensstemmelse i låsen undgå høje frekvens selfoscillation hvis nulgennemgang slewrate er lille.

 

[kolarbear]

Jeg ønsker at designe en skillevæg at dele kvartsoscillator output 10MHz rundt. Og mener du jeg kan realisere den ved brug af CML struktur? Hvad jeg virkelig ønsker at vide er, hvilken struktur er for det meste brugt til denne frekvens? Thanks.

 

[rfsystem]

Ok, hvad er brugt! Et lavt støjniveau diffamp med en CMOS-niveau konverter. Tingene er meget lettere, hvis jeg kender baggrunden

 

[kolarbear]

[Quote = rfsystem] Ok, hvad er brugt! Et lavt støjniveau diffamp med en CMOS-niveau konverter. Tingene er meget lettere, hvis jeg kender baggrunden [/quote] Hvordan kan de indser funktion dividere frekvensen? Relaterede dokumenter er preferred.I er en nybegynder i analog og RF, tak for din hjælper.