om dll design

N

newbie_1

Guest
hej, kan du give mig en afklaring på dll? og hvad med fase interpolator, hvordan kan jeg bruge interpolator? og gode papirer vil blive værdsat. tak en meget newbie
 
Hai arsenal , Har du nogen digital forsinkelse Locked Loop kredsløb papirer eller materialer om digital DLL som kan implmented ved hjælp af Verilog eller VHDL simuleringsværktøjer helt. Også kan du fortælle nogen metode, som jeg kan bruge en Digital simuleringsværktøj (FPGA FORDEL PRO) kredsløb udgang at give en analog simuleringsværktøj (Tanner / Tspice) signal kredsløb input ..
 
[Quote = blowfish] Hai arsenal , Har du nogen digital forsinkelse Locked Loop kredsløb papirer eller materialer om digital DLL som kan implmented ved hjælp af Verilog eller VHDL simuleringsværktøjer helt. Også kan du fortælle nogen metode, som jeg kan bruge en Digital simuleringsværktøj (FPGA FORDEL PRO) kredsløb udgang at give en analog simuleringsværktøj (Tanner / Tspice) signal kredsløb input .. [/quote] Hej Blowfish, at DLL i Verilog model, kan u henvise til hjemmesiden for designere vejledning, kan også u prøve at skrive det ved hjælp af skranker, og u kan prøve den vedhæftede en. og efter u få den dll-modellen så u kan bruge spectreVerilog til at gøre det blandede signal simulering ved at oprette en config udsigt.
 
Jeg er en nybegynder. Er der nogle gode referencer til dll design? Tak: D
 
Hej arsenal hvordan kan jeg bruge din Verilog model af dll? Tak!
 
[Quote = zgz1983] Hej arsenal hvordan kan jeg bruge din Verilog model af dll? Tak! [/Quote] u kan bare bruge det til simulering coz det giver kun adfærdsmæssige model af byggestenene i dll, hvorfra u kan vide, hvad konstruerer en DLL og hvordan det virker. tak arsenal
 
Hai arsenal, Der er nogle fejl i Verilog kode fra Stanford. Også nogle koder mangler i undermoduler. Kan du bekræfte bearbejdning af koden og sende den gode arbejdsforhold kode.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top