om stigende / faldende tidspunktet for CLK

[spring1860]

hej
Jeg har et spørgsmål af stigende / faldende tidspunktet for CLK overgang kondensator ckts, for eksempel til en 40MHz CLK, hvor mange der stiger / falder tid er bedst, er der nogen kriterier?
thx mange.

 

[renwl]

der er kun overvejelser om EMC.

for design, kan du ignorere det.

 

[lladnar23]

Nå, det også har virkninger charge injektion (hvis uret er meget langsom).

 

[lovexxnu]

det også vil påvirke IR-drop

 

[spring1860]

lladnar23 skrev:

Nå, det også har virkninger charge injektion (hvis uret er meget langsom).

 

[master_picengineer]

Hej,
Her er en bog
http://www.edaboard.com/viewtopic.php?p=950565 # 950.565

 

[drabos]

har du noget materiale om EMC-overvejelser i IC design?

 

[spring1860]

master_picengineer skrev:

Hej,

Her er en bog

http://www.edaboard.com/viewtopic.php?p=950565 # 950.565