Om Timequest timing analysator

[trupesh.vasoya]

hvordan man bruger timequest timing analysator værktøj, bedes du nogen kan fortælle mig om det, nogen nem metode eller prøve eksempel for det, kan jeg ikke forstå om begrænsning brugt i det behage hjælp mig .... Tak

 

[hairo]

Her er det ligetil tutorial jeg tror kan hjælpe dig: Tak.

 

[trupesh.vasoya]

Tak hairo, dens virkelig nyttigt for mig, men mit virkelige problem er i hvilken tilstand vi er nødt til at indstille denne begrænse i timequest timing analysator og enhver eksempel, hvor montøren ikke passer design på enheden (FPGA), og vi er nødt til at bruge timequest for sæt der begrænser .. Vent på positiv respons .. Tak,

 

[hairo]

montør ikke passer design på enheden (FPGA), og vi er nødt til at bruge timequest for sæt der begrænser

Hvordan er det muligt at anvende tidsmæssige begrænsninger ved hjælp timequest hvis designet ikke passer på en bestemt enhed? Jeg forstår ikke, at. Hvis et design ikke passer på en bestemt FPGA-enhed, så vi simpelthen skifte til en større FPGA-enhed. Tak.

 

[trupesh.vasoya]

ja du helt ret, faktisk var jeg lidt forvirret i dette emne så ...., jeg endelig kender timequest timing analysator. Tak for hjælpen.