S
sweesw
Guest
Hvis du tager et tæt se på, hvad der er indeholdt i Deres syntese biblioteket, vil du helt sikkert finde db format library filer, men nogle gange kan du også finde. Lib filles,
det er frihed filformat der bruges af biblioteket compiler til at generere disse db filer .Hvis du læse SOLD dokument, du vil vide, at biblioteket compileren kan generere VHDL-filer til at repræsentere biblioteket som godt.
Men hvordan kan disse verilog filer, der bruges til at gøre gate niveau simulering / verifikation komme fra?
Er disse filer håndlavede af biblioteket designere eller kan genereres automatisk fra den frihed filer?
Jeg fik at vide, at verilog filer og skriftlige først og derefter omdannes (ikke automatisk) til frihed filer.Men jeg dont mener, at det
er enhver, der kender sandheden?
Please kaste lys på det!
det er frihed filformat der bruges af biblioteket compiler til at generere disse db filer .Hvis du læse SOLD dokument, du vil vide, at biblioteket compileren kan generere VHDL-filer til at repræsentere biblioteket som godt.
Men hvordan kan disse verilog filer, der bruges til at gøre gate niveau simulering / verifikation komme fra?
Er disse filer håndlavede af biblioteket designere eller kan genereres automatisk fra den frihed filer?
Jeg fik at vide, at verilog filer og skriftlige først og derefter omdannes (ikke automatisk) til frihed filer.Men jeg dont mener, at det
er enhver, der kender sandheden?
Please kaste lys på det!