opamp AC simulation

[qqic]

Jeg design en opamp, når jeg dobbelt bredde og længden af input differenstryk pair, den fase margen ændret fra 60 grad til 40 graden,
kan nogen fortælle mig grunden?
tak

 

[nxing]

input stangfiskerfartøjer

 

[DZC]

Du må hellere angive konfigurationen af din OPamp.
Siger, de er foldet cascode konfiguration, CGD af input transistor vil sænke
2. stangfiskerfartøjer, således PM.

 

[zhangsai04]

Hvad type din opamp?

 

[microbasly]

De havde bedre træffe andre transistor i betragtning, kan det virkning karakter af andre MOS

 

[qqic]

Den opamp er foldet cascode ved første tror jeg, at det er den CGD af input pair at forringe fase margin, men CGD er 20F og GM = 0.5u, denne nul handler om 4G og Enhedslisten få båndbredde af opamp er 200m, så CGD indflydelse er lille.
men ved siden af denne grund, jeg kan ikke finde andre årsager,
måske udsivning?min proces er 90nm!

thabk you very much!Lagt efter1. minutter:ked af!GM er 0,5
mio

 

[bobchentan]

cap ændre, og stangfiskerfartøjer ændre

 

[zhangsai04]

den dominerende pol er i produktion, ya, input CGD's indflydelse er small.make Kontroller dit dc bias gør hver MOSFET arbejde på saturatgas region.and enhed vinde frekvens er 200m, har du brug for så stor båndbredde?

 

[wjxcom]

Hi qqic: Jeg tror du øge w og l af input transistor, så input kapacitans vil stige, så den anden pol dvs gm / c vil falde, så den fase margen blive værre!

henseende!

 

[qqic]

Hej alle,
Jeg ved, at grunden til, når input pair W * L stige,
cd'erne stige hurtigt!fra DC drift punkt:
cd'er = 72f
cdg =- 72.5f
CGD =- 10.7f
cgs =- 120f

Jeg har 2 spørgsmål:
1> hvorfor cdg er minus i DC simulering af spøgelse?
2> hvorfor CGD er ikke det samme at cdg, og CDG er meget høj?
3> hvorfor
cd'er er meget høj?efter min mening
CD'er skal være meget små?

mange tak!