Output fase af en komparator

S

suhas_shiv

Guest
Jeg har designet en komparator.Outputtet fase består af en pmos og NMOS transistorer (ligesom i en opamp output fase).Den NMOS er i TRIODE region, og jeg tror, det er sådan, det skal være, når pmos er i mætning.Ville bare vide, hvis nogen mener, hvis begge skal være i mætning.

Tak

 
Jeg tror NMOS og PMOS kan arbejde i TRIODE og mætning uden problemer.
Denne situation, der anvendes i tog til tog (IC) op-amps.

du kan se: TLC272
(it isnt jernbane til jernbanen, men opfører negative jernbane)

I dette eksempel N4 operere i begge regioner (TRIODE og mætning)

 
mit problem er ... Jeg har designet en hysterisis komparator., to trin komparator og låsen komparator.

Kredsløbet virker, men den spænding at angive 0 er 0V og 1 er 0.5V.

Dette er for lille.Ive forsøge at udvide bredden, men stadig gjorde ikke give meget effekt.

Når jeg tjekke det meste af transistoren er lineær eller afskæring region.Sådan at mætte dem?

Kan nogen give tanken om hvad jeg skal gøre .... at øge det op til 3,3 volt.

Jeg vil foretrække en lås komparator.

Tak er forhånd.
Beklager, men du skal logge ind for at se denne vedhæftede fil

 
Ønsker du at forstørre hystersis vinduet eller ubalance input til sammenligningsgrundlag i jpg-fil?

 
Når vi beskæftiger os med komparator design, som er fælles for dit output faser enheder for at være i mætning eller TRIODE region som output enten gå høj eller lav.

 
suria3 skrev:

Når vi beskæftiger os med komparator design, som er fælles for dit output faser enheder for at være i mætning eller TRIODE region som output enten gå høj eller lav.
 
ven skrev:suria3 skrev:

Når vi beskæftiger os med komparator design, som er fælles for dit output faser enheder for at være i mætning eller TRIODE region som output enten gå høj eller lav.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top