D
didibabawu
Guest
1.H. Kohno og Y. Nakamura et al., A 350-MS / s 3,3-V 8-bit CMOS D / A
omformer ved hjælp af en forsinket kørsel ordning, i Proc.IEEE 1995 Custom
Integrated Circuits Conf..(CICC), maj 1995, pp..10.5.1 10.5.4.
2.A. Marques og J. Bastos et al., A 12-bit nøjagtighed 300 MS / s update
sats CMOS DAC, i Proc.IEEE 1998 Int.Solid State Circuits Conf..
(ISSCC), februar 1998, pp..216 217.
3.A. Van den Bosch og M. Borremans et al., A 12-bit 200 MHz lowglitch
CMOS D / A-konverter, i IEEE 1998 Custom Integrated Circuits
Conf.(CICC), maj 1998, pp..249 252.Mange tak.
omformer ved hjælp af en forsinket kørsel ordning, i Proc.IEEE 1995 Custom
Integrated Circuits Conf..(CICC), maj 1995, pp..10.5.1 10.5.4.
2.A. Marques og J. Bastos et al., A 12-bit nøjagtighed 300 MS / s update
sats CMOS DAC, i Proc.IEEE 1998 Int.Solid State Circuits Conf..
(ISSCC), februar 1998, pp..216 217.
3.A. Van den Bosch og M. Borremans et al., A 12-bit 200 MHz lowglitch
CMOS D / A-konverter, i IEEE 1998 Custom Integrated Circuits
Conf.(CICC), maj 1998, pp..249 252.Mange tak.