T
tanmayshah
Guest
Hej, i 45nm teknologi til NMOS med W = 90nm og L = 50 nm området af afløbet er = 105nm X 90 nm og periferi = 2 * 105nm 90 nm er det rigtigt? men når vi udtrække netlist fra layout det vise PD = 2 * (105nm 90 nm), så der formlen er korrekt? Jeg tror for beregning af den kapacitet vi ikke tager hætten. på grund af væggen af afløb, der støder op til porten poly. Lad mig vide, hvad der er den rigtige formel. Tak Tanmay