PFD og CP spørgsmål

F

frankiebai

Guest
Jeg designede en fase-Frequency-detektor og en Charge-pumpe, som blokerer for en PLL.
Og hvilke parametre jeg skal måle denne to blokke?
Det misforhold mellem IUP og idn og stabiliteten af CP?
Og længere?

Om den aktuelle misforhold, hvilken metode jeg skal bruge?
Den metode, jeg brugte, er at tilslutte en DC spændingskilde med CP produktion, og gøre dc feje af denne kilde fra 0 til VDD når kun IUP og idn arbejder, er det rigtigt?

 
frankiebai skrev:

Jeg designede en fase-Frequency-detektor og en Charge-pumpe, som blokerer for en PLL.

Og hvilke parametre jeg skal måle denne to blokke?

Det misforhold mellem IUP og idn og stabiliteten af CP?

Og længere?Om den aktuelle misforhold, hvilken metode jeg skal bruge?

Den metode, jeg brugte, er at tilslutte en DC spændingskilde med CP produktion, og gøre dc feje af denne kilde fra 0 til VDD når kun IUP og idn arbejder, er det rigtigt?
 
Hej, jecyhale,
Tak!
Kan du fortælle mig, hvordan man simulere glith af CP, når switchs on / off?
Min reference frekvens er 1MHZ, og jeg bruger puls kilde med den periode er 1us,
tolden cyklus er på 50%, og op og dn kilde har 50ns forskellen i tid domæne, resultatet er, at kun IUP eller idn arbejder i 50ns, er denne metode ret?
jecyhale skrev:frankiebai skrev:

Jeg designede en fase-Frequency-detektor og en Charge-pumpe, som blokerer for en PLL.

Og hvilke parametre jeg skal måle denne to blokke?

Det misforhold mellem IUP og idn og stabiliteten af CP?

Og længere?Om den aktuelle misforhold, hvilken metode jeg skal bruge?

Den metode, jeg brugte, er at tilslutte en DC spændingskilde med CP produktion, og gøre dc feje af denne kilde fra 0 til VDD når kun IUP og idn arbejder, er det rigtigt?
 
venligst oplyse, hvis der i løbet af simulering til aktuelle misforhold kun én (UP? DN) eller begge er aktive

 
frankiebai skrev:

Hej, jecyhale,

Tak!

Kan du fortælle mig, hvordan man simulere glith af CP, når switchs on / off?

Min reference frekvens er 1MHZ, og jeg bruger puls kilde med den periode er 1us,

tolden cyklus er på 50%, og op og dn kilde har 50ns forskellen i tid domæne, resultatet er, at kun IUP eller idn arbejder i 50ns, er denne metode ret?jecyhale skrev:frankiebai skrev:

Jeg designede en fase-Frequency-detektor og en Charge-pumpe, som blokerer for en PLL.

Og hvilke parametre jeg skal måle denne to blokke?

Det misforhold mellem IUP og idn og stabiliteten af CP?

Og længere?Om den aktuelle misforhold, hvilken metode jeg skal bruge?

Den metode, jeg brugte, er at tilslutte en DC spændingskilde med CP produktion, og gøre dc feje af denne kilde fra 0 til VDD når kun IUP og idn arbejder, er det rigtigt?
 
frankiebai skrev:

Hej, jecyhale,

Tak!

Kan du fortælle mig, hvordan man simulere glith af CP, når switchs on / off?

Min reference frekvens er 1MHZ, og jeg bruger puls kilde med den periode er 1us,

tolden cyklus er på 50%, og op og dn kilde har 50ns forskellen i tid domæne, resultatet er, at kun IUP eller idn arbejder i 50ns, er denne metode ret?jecyhale skrev:frankiebai skrev:

Jeg designede en fase-Frequency-detektor og en Charge-pumpe, som blokerer for en PLL.

Og hvilke parametre jeg skal måle denne to blokke?

Det misforhold mellem IUP og idn og stabiliteten af CP?

Og længere?Om den aktuelle misforhold, hvilken metode jeg skal bruge?

Den metode, jeg brugte, er at tilslutte en DC spændingskilde med CP produktion, og gøre dc feje af denne kilde fra 0 til VDD når kun IUP og idn arbejder, er det rigtigt?
 

Welcome to EDABoard.com

Sponsor

Back
Top