Please help med "buffer" circuit!

[zhaoshibin]

Jeg er at designe en test signal buffer bruges til en Pushbutton Test signal.The fulgt schmatic er en mulighed, men jeg kan ikke analysere dens funktion, er der nogen kan hjælpe mig?

(den PBIAS signalet er en påvirke spænding, de Vin er en logisk signal, VDD er varierede fra 6V til 12V)<img src="http://images.elektroda.net/98_1180682829_thumb.jpg" border="0" alt="Please help with the "buffer" circuit!" title="Please hjælp med "buffer" circuit!"/>

 

[ieropsaltic]

Jeg er ikke sikker. Når Vin går til nul, vil BJT være på cut-off og for MOS, det har VPBIAS tværs af gate og source, der vil gøre det på, men fordi der er ingen aktuelle sti (det antages, at frekvensomformeren's input er i høj impedans), så vil det være på TRIODE med Vds = 0, så vil frekvensomformeren input være VDD og dens produktion, derfor vil være nul.
For så vidt angår de Vin er høj, kredsløbet desn't synes at være korrekt, kan du bør tjekke, hvis Vin pin er sluttet til basen i stedet for de udleder af BJT. På dette tilfældet, vil BJT træder mætning for høje Vin (logisk 1), til at føre til lavt input til frekvensomformeren dermed forårsager sin produktion være VDD.

 

[zhaoshibin]

excellent point!Jeg har også haft nogle problemer med at forstå de høje input situationen, og havde ændret mit design ved hjælp af en pnp buffer med vin terminal tilsluttet i B.