PLL Jitter

[keoiuser]

Hej
i en fraktioneret PLL, har vi en god jitter kun for et input PFD hyppighed af 3MHz eller derover, men mindre end denne værdi af jitter bliver mere vigtigt.
Er der en forbindelse mellem den indgående PFD frekvens og PLL jitter?

Det haster please.Tak for din hjælp

 

[hamid_h552]

hej.
output fase støj fra en PLL er relateret til input fase støj ved dette forhold:
Nej = 20log (N) Ni
Hvis u bruger højere PFDs, så N = fo / PFD ville være faldet, og derefter output fase støj og så output tid jitter ville være nedsat.

 

[keoiuser]

tak for svar,

Jeg er enig med dig, men hvad du mener, lige når du siger højere PFD?PFD er den fase og frekvens detektor, så du mener at vinde?

 

[jecyhale]

keoiuser skrev:

Hej

i en fraktioneret PLL, har vi en god jitter kun for et input PFD hyppighed af 3MHz eller derover, men mindre end denne værdi af jitter bliver mere vigtigt.

Er der en forbindelse mellem den indgående PFD frekvens og PLL jitter?Det haster please.
Tak for din hjælp