PLL Locking

E

emax0198

Guest
Den MB1504 PLL forsøger at låse, men der er en masse støj i demodulerede output.Hvad kan årsagen være?Løkken filter beregninger synes at være fint.

 
Har du tjekke støjen ved indgangen af VCO
Når du siger støj, hvad mener du?
Er det en hvid støj, støj eller nogle signaler?

 
Den støj, der betyder fejl i demodulerede output PPM signal.

 
> Den MB1504 PLL forsøger at låse, men der er en masse støj i demodulerede output.Hvad kan årsagen være?Løkken filter beregninger synes at være fint.

Kontroller beføjelse til at VCO ved FFT af Oscilloscope at se, om der er lav-freq støj.

Og kontrollere de omkringliggende loop filter i layout at se, om muligt, at der er digital støj koblet til loop filter.

Eller VCO gevinst er for høj.

 
Hvis det ikke er det omgivende loop filter og layout, Har du simulere PLL?(For fase en Gain margen) Det kunne være på kanten af stabilitet.Du kan bruge PSpice for simulering.

 
Beføjelsen til at PLL er fra MAX883, reguleret 4V.Det synes ikke at være digital kobling støj enten.VCO gevinst er sat til næsten 1,15 MHz / V og modtageren befinder sig på 72MHz, og jeg tror på denne frekvens det layout er ikke så kritisk.Tag et kig på vedlagte skematiske.

Hvordan kan jeg simulere PLL hjælp af PSpice.Har PSpice har MB1504 model?
Beklager, men du skal logge ind for at se denne vedhæftede fil

 
For at mindske muligheden for, at løkken filter til at sænke fase magin og svinge skal du gøre følgende: 1) øge C26 til 39N, 2) lavere C24 og C27 til 39p.
Dette vil flytte R18 C26 nul til en lavere frekvens og vil flytte poler R18 R20 C24 C27 til en højere frekvens, så du vil have en højere frekvensområde PLL kontrol løkke på et 6dB/Octave hældning, som har et stabilt kredsløb fase margin på 90 grader.Prøv det og give en tilbagemelding til forummet.

 
Jeg har ændret værdi, men det gør ikke nogen forskel.Jeg har observeret den PLL Charge Pump output (input til VCO) og ikke ren DC selvom PLL er låst (Lock opdage pin Høj).Der er en krusning (korte impulser), og det er derfor, der er en tilfældig forskydning af produktionen PPM impulser.

Nu fra, hvor er denne støj ved at blive indført.Løkken filter beregninger synes at være korrekt ...se vedlagte doc-fil.Jeg indrømmer, at layoutet ikke er meget god, men det bør ikke gøre den store forskel på 72MHz.Kunne det være PIC-ur eller en anden digital støj?Jeg har endda tilføjet bypass kondensatorer af 100nF både Vcc tilførsel af PLL og PIC men gør ikke t gøre nogen forskel.

Jeg har genberegnet filter værdier ved at ændre fa (hyppigheden af transportøren, inden den ønskede tid ts, efter et trin eller hop) = 100 Hz og ts (den ønskede tid til at luftfartsselskabet skridt til en ny frekvens) = 1msec at reducere løkken BW, men gør ikke nogen ændring.Jeg har brugt PLLBasics.pdf dokument fra Fujitsu hjemmeside til beregning af løkken filterelement værdier.Vcc er glat, men i meget højere Volt / div skala fra oscilloskopet er der meget lidt støj, og jeg tror ikke, det er noget, der bidrager det største problem.
Beklager, men du skal logge ind for at se denne vedhæftede fil

 
R20 og C27 bør være placeret lige ved siden af Pin 23 i 3.362.Hvis de er placeret ved PLL og hvis spor er lang, det er nu en meget følsom høj impedans spor, og der kan forårsage problemer.Sørg også for jorden tilbage til din integrator cap i PLL er dirigeres helt tilbage til PLL.

 
Hvis jeg erstatter ruter af spor fra PLL output til VCO input og VCO output til PLL fin af en lille koaksialkabler med eksterne skærme forbundet til jorden, vil det fungere?

Og også shifing koblingen kondensatorer til VCO output og 10,245 MHz Fref for PLL tæt på MC3362.

 
Efter at have læst din DOC vedhæftede jeg har disse bemærkninger:
Din løkke båndbredde er alt for stor i forhold til PLL fase detektoren's reference frekvens.Løkken båndbredde skal være mindst 10 gange lavere end reference frekvens, helst 20 gange.Men hvis du sænker sløjfe båndbredde, vil løse tid lide, men du har ikke noget valg.
Når løkken båndbredde er i samme størrelsesorden som reference hyppigheden, karakteren af driften af fase detektor er som en stikprøven system og tilnærmelser til en analog lineære systemet bryder ned, så de formler, du brugte til at beregne loop filter komponenter er ikke gode.
Bare for at kontrollere, beregne igen løkken komponenter til en løkke båndbredde på 1KHz og se om det fungerer bedre.
Af den måde de komponenter, værdier bør ikke være meget præcis, så tag bare den nærmeste standard værdi.

 
Tak strabush for din værdifulde forslag.

Jeg har genberegnet loop filter R og K-værdier ved hjælp af følgende specs.

Frekvensområde: 61,310 til 62,290 MHz
Kanalafstand: 20 kHz
Maksimal frekvens ændringer under et skridt (fstep): 800 kHz
Den ønskede tid til, at luftfartsselskabet skridt til en ny frekvens (ts): 10msec
Hyppigheden af luftfartsselskabet, inden den ønskede tid ts, efter et skridt (FA): 1 kHz
Damping factor: 0,707
VCO følsomhed (beregnet, ikke målt) (Kvco): 1,126 MHz / V
Charge Pump Current (ICP): 3mA

Med disse specifikationer og ved hjælp af formler i Fujitsu loop filter beregning dokumentere værdien af R og K kommer ud at være:

C24 = 114nF (værdi benyttes: 100nF)
R18 = 1.2k
C26 = 1.14uF (anvendes værdi: 1UF tantal)
C27 = 114nF (værdi benyttes: 100nF)
R20 = 1.2k

Loop Bandwidth = 517 Hz

Nu er produktionen af PLL (input til VCO) er glat, og modtageren har indstillet ved at justere L3 men tuning er meget ustabil.Der er to problemer: For det første med at flytte senderen væk fra modtageren outputtet bliver forvrænget, og det lader til, at VCO ikke er tuning.PPM output er fint ved at placere senderen ved siden af modtageren.For det andet at ændre de kanaler, som roterende dip-switch, er produktionen ikke ændre sig med samme senderen kanal (72.190MHz).Det er ønsket, at med RX kanalskift der bør ikke være produktion indtil TX er også ændret til den samme kanal.Jeg har checket PIC16F84 output (data, ur, LE og LD) og dets arbejdsmetoder helt i orden ved at ændre dip skifte holdning, da det er i plugable modul form.

Kunne det være muligt at VCO følsomhed ikke er korrekt justeret eller ændre værdierne af C14 (68pF) kan forbedre tuning?L3 induktans er 150nH.Nogen forslag ...

 
Skal du først kontrollere VCO: afbryde forbindelsen på pin 22 i IC1, tilslutte en trimmer i et par kOhm fra 5 V til jorden med center whiper til ben 22 i IC1 og kontrollere hyppigheden af VCO med en frekvens skranken.Lav en svag kobling i modstrid med VCO (et par drejninger af ledning er forbundet til skranken og holdes tæt på L3) for at sikre tælleren ikke ændrer meget VCO rækkevidde.
Efter at sikre, at VCO har ret frekvensområde (ved forskellige VCO styrespændinger) tilslut PLL loop filter til ben 22 i IC1 og tjekke igen VCO frekvensen.Det skal være låst til den ønskede PLL frequecy, og bør være stabil, selv når du sætter din finger tæt på resonanskredsløb af VCO.Sørg for, at resonanskredsløb af VCO (L3, C14) er meget tæt på IC1 med korte forbindelser, og at L3 er afskærmet (ikke nødvendigt, men anbefales kraftigt).Check med den hyppighed, counter hvis hyppigheden af PLL er den rigtige, når der skiftes kanaler med den roterende switches.

 
Jeg er træt og går til at erstatte PLL med MC145170-2 og går til redesign printet.

Eventuelle forslag til PCB layout design.

 
Måske har jeg det samme problem.
jeg tilføje to ballonudvidelser cap på Vt af VCO.10UF og 100NF
PLL fungerer godt.
men jeg ved ikke, hvorfor?
nogen kunne fortælle mig?
tak

 
Måske har jeg det samme problem.
jeg tilføje to ballonudvidelser cap på Vt af VCO.10UF og 100NF
PLL fungerer godt.
men jeg ved ikke, hvorfor?
nogen kunne fortælle mig?
tak

 
10.245MHz fra buffered output fra MC3362 vil drive den reference oscillator input fra MC145170 PLL.Nu er denne PLL har en buffer produktion REF_out reference frekvens eller eksternt ydede reference kilde til at føre noget andet, og kan programmeres til at have division.

Nu er mit spørgsmål er, er det en god idé at køre uret input af PIC16F84 fra denne produktion, eller skal jeg bruge en RC oscillator for PIC?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top