PLL test problem med styrespænding af VCO

[danda821]

Jeg designet en PLL i CMOS og nu gør testen. Det er underligt, når jeg tænder for henvisningen ur, styrespændingen af ​​VCO går til VDD (1,2 V) omgående. Dette sker selv når ladningspumpen aktuelle er nul. Jeg ved ikke, hvad der foregår.

 

[jfyan]

[Quote = danda821] Jeg designet en PLL i CMOS og nu gør testen. Det er underligt, når jeg tænder for henvisningen ur, styrespændingen af ​​VCO går til VDD (1,2 V) omgående. Dette sker selv når ladningspumpen aktuelle er nul. Jeg ved ikke, hvad der foregår. [/Quote] Hej kan du tegne dit CKT i kort, kan du se svingning? er der nogen initiere-kredsløb til det styrespændingen knudepunktet? måske dette CKT har problemet? held og lykke. Jeff

 

[danda821]

Tak. Dette er en 5GHz PLL. Der er PFD, ladning pumpe, divider og VCO. Deleren er multi-mode (otte), så den kan anvendes til at udvælge anden kanal. Nedenstående viser detalje. Jeg brugte ikke noget kredsløb til at initialisere styrespænding.

 

[RDRyan]

Det måske Op og Ned signal til ladningspumpe er cross omvendt tilsluttet. Du kan tjekke det. og hvis ikke, jeg foreslår, at du bør tjekke hver blok separat. Ryan

 

[danda821]

Men vctrl går til høj, selv når ladepumpen strømmen er nul.

 

[RDRyan]

Jeg spekulerer på, hvordan du indstiller ladepumpen strømmen til nul? Måske den lækstrøm befinder eksistere eller nogle andre effekter gøre den vctrl går til høj. Jeg foreslår, at kontrollere produktionen af ​​afgift pumpe, og find ud af hvordan det vctrl går til høj. derefter kontrollere, når vctrl er høj, om kan VCO svinge. Ryan

 

[pfd001]

Har VCO oscillerer

 

[neter]

Kan være stabil i tæt-loop?