Plot femte af NMOS i Virtuoso Analog Miljø

[dtzounakos]

Hvordan kan jeg plottet femte vs Vgs?(DC Analyse)

Er der nogen præcise og nøjagtige metode?

Tak!

 

[oermens]

sætte en DC spænding på bulk, udføre fejede dc om kilden og plot femte fra resultatet browser

edit: jeg misforstået, jeg troede, du ville femte vs vsb

 

[dtzounakos]

Jeg spørger ikke dette.Når du vil plotte femte vs Vgs (VS i ikke jordet!) Hvilken procedure (trin) kan du følge?Jeg vil gerne nogen til at forklare mig, så gerne, at:

Trin 1: Gå til siden og satte "denne"
Trin 2: Gå til DC Analyse og sætte denne variabel
Trin 3: .....
4 Trin: .....

 

[oermens]

hvad vil du?gate spænding er fast og fejer kilde spænding?hvad er løs tilknytning til jorden eller kilde?gøre din prøveopspændingen klart, ellers vil du ikke få et svar.

 

[dtzounakos]

Kredsløbet topologi er en grundlæggende forskel par gennemføres med NMOS transistorer (MN1, MN2).Hovedparten af MN1, MN2 er jordet.

(CM=Common Mode).

Jeg vil afbilde femte vs Vin_CM
(CM = Common Mode).

 

[dick_freebird]

Hvis du ønsker et groft VTH, oprettet en enkelt transistor i
en lignende headroom og krop-spænding konfiguration med
en lille strøm trække på MN1.S terminalen.
En 1uA/sq værdi burde være tæt på VT.

Så skal du bare feje porten og tage Vgs som "tæt nok"
til VT på noget punkt.

Du vil se summen af Vds og VBS effekter.