post layout simulering

[p_shinde]

hej, hvilket værktøj, der bruges, hvis man gør stilling layout simulering i semicustom flow design?? tak, svar hurtigt. Prasad

 

[bastos4321]

Brug Hsim at gøre stillingen layout simuleringer. Bastos

 

[p_shinde]

Hej, Er dette værktøj tager GDSII input? tak, Prasad

 

[tarkyss]

skal du trække netlist fra dig gdsii fil først (stjerne-rcxt kan gøre det) og derefter simulering en masse værktøjer kan gøre det som nanosim af Synopsys

 

[p_shinde]

Derefter Hvad er forskellen mellem denne netlist og netlist bruges, mens du starter design fik fra PKS, DC som værktøj ...... er, at kun sin post layout netlist, så ville der være nogen ændringer i denne kan lide hvad? den samme stilling layout netlist som vi giver til fysisk kontrol? tak, Prasad

 

[tarkyss]

Der er RC parametre i netlist

 

[tnmk]

du kan bruge Synopys Nano sim til post layout simulering. men er ikke så præcis som din hspice

 

[spauls]

er du på udkig efter fuld chip simulering eller nogle specifikke områder af chip? [Size = 2] [color = # 999999] Lagt efter 22 sekunder: [/color] [/size] Er du på udkig efter fuld chip simulering eller nogle specifikke områder af chip?

 

[p_shinde]

fuld chip simulation, er det muligt?? tak, Prasad

 

[tarkyss]

det afhænger af omfanget af din chip, og hvad du vil kontrollere. post layout simulering er meget langsom

 

[p_shinde]

er der nogen andet værktøj til indlæg layout simulering??

 

[sp_sara]

Hej du kan få en Verilog netlist efter layout og simulere den adfærd med nogle simuleringsværktøjer som ModelSim og nclaunch.then du er nødt til at sammenligne det med post syntese simulering