Post Synopsys Synthesis Simulation Brug ModelSim

[FNK]

Enhver idé, hvordan du gør det?

 

[niko_zhang]

Verilog (netlist) sdf

 

[mdlin]

vsim-sdfmin xxx.sdf
vsim-sdfmax xxx.sdf

 

[gnomix]

#******************************************
# For Modeltech Simulator.
#******************************************
# VHDL

vlib arbejde (oprette arbejdsgrupper bibliotek)
vlib mål (skabe teknologi bibliotek)
vcom tech.vhd-arbejde mål (kompilering teknologi bibliotek)
vcom-eksplicitte netlist.vhd (kompilering synopsys vhdl output)
vcom-eksplicitte test_benches.vhd (kompilere din Prøvebænke)
vsim-t ps-sdfmin / UUT = netilst.sdf test_benches (vsim med tid = ps timing min (sdfmin / sdftyp / sdfmax) backannotation file = netlist.sdf (file writed ved synopsys med kommandoen write_sdf (Jeg er ikke sikker)) test_benches = arkitektur navnet på din Prøvebænke)# Verilog
vlog-eksplicitte netlist.v
vlog-eksplicitte test_fixture.v
vsim-t ps-sdfmin / UUT = netilst.sdf test_fixture

 

[FNK]

Jeg fik nogle gode docs fra Xilinx websted til dette.Håber, at det vil være nyttigt.

Jeg har nu gjort denne form for simulation ...tak.
Beklager, men du skal login for at se denne tilslutningskrav

 

[FNK]

Brug Model Technology ModelSim med Xilinx Foundation Series Software

 

[FNK]

Denne ene er bedst.Det forklarer, hvordan man kompilerer Simprim biblioteker

Brug ModelSim med Xilinx Alliance Software.

 

[snakebites]

Hvis du bruger Xilinx kerne, så er kernen lib er også nødvendig.

 

[aadfar]

Er det ikke diffrences mellem VHDL og Verilog?

 

[elektrom]

Hvem nøjagtigt vide om de forskellige mellem-sdfmin-sdftyp &-sdfmax i ModelSim?

 

[EDA_Master]

tnx

 

[elektrom]

EDA_Master wrote:

tnx

 

[flatulent]

tnx er en forkortelse for tak

 

[philewar]

elektrom wrote:EDA_Master wrote:

tnx

 

[elektrom]

THX,

<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Overrasket" border="0" />