Power-gating hjælp MTCMOS i SRAM

[z3nger]

Hej alle. Kan nogen forklare mig, hvordan SRAM cellen formår at bevare sin data, når du implementerer power-gating? Antages en 6T celle arkitektur, du hævde søvn en gang, at den tilbage tilbage frekvensomformere vil have mistet magten .. hvordan virker det bevarer den værdi? tak på forhånd.

 

[haykp]

Faktisk at spare staten altid på skinne er ved at blive forbundet til den skematiske. Og fastholdelse flops bliver indsat i designet. For 6T celler, de normalt ikke er strøm gating, ellers vil miste deres tilstand.