problem i virtuos kadencen ...

[cipher_crypto]

Hej,
Jeg var at designe et FFT processor med verilog.Da jeg var ved hjælp af virtuos værktøj jeg stod over for problemet.Min kode fungeret godt i Xilinx.
FFT1 <<toppen modul
butterfly3 er eksempel på et andet modul radix1.Nu er jeg få fejlmeddelelse som denne "Fejl: Netlister ude af stand til at nedstamme nogen af de synspunkter defineret i den opfattelse liste" verilog skematisk ekstraheres "f.eks sommerfugl 3 i celle FFT1. Enten en af disse synspunkter til biblioteket FFT1_lib cell: radix1 ændre Vis liste for at .... en eksisterende view "
Jeg har allerede nævnt dette radix1 i mit system ....
Lad mig vide, hvordan man kan løse dette problem ...

cifferliste

 

[delei]

You need tjekke se navnet på radix1 cell.The netlister ikke finder det synspunkt navn
verilog eller skematisk eller udvindes i radix1 celle, så netlister kan ikke generere netlist.

 

[cipher_crypto]

Hi Delei,
Tak.Jeg har lige startet dette værktøj.I grunden efter denne followin instruktion om at bruge virtuos.I dette selvstudium viser det til at køre
f.eks BCDcounter <<Jeg følger disse instruktioner til at køre mit program::

Verilog-Editor Redigere vindue:
Tools -> Verilog-XLSetup Miljø vindue:
Kør Directory = BCDcounter.run1
OKVirtuos Verilog Miljø for Verilog-XL Integration vindue:
Setup -> Optag SignalsOptag Signals Valg vindue:
Vælger at gemme "alle signaler"
Bølgeform Display Package -> Simvision
OKVirtuos Verilog Miljø for Verilog-XL Integration vindue:
Stimulus -> VerilogNyt vindue:
Klik på Ja for at skabe incitament skabelonfil
<<<<Jeg fik fejlmeddelelsen efter dette trin

I grunden er opført RADIX1 på listen.I dont know hvorfor netlister ikke se det.Kan du fortælle mig, jeg er efter det rigtige skridt?Do u have nogen anden reference jeg kan følge?
Lad mig vide.