Problem med design Compiler en Tetramax

[Danilo]

Hej

Jeg Mada en synthesys med design Compiler og processen afsluttes uden fejl.
Jeg har gemt det Netlist i verilog format.
Jeg forsøger at læse denne Netlist med Tetramax, men bussen / wire påstand evne mislykkes på grund af en wire gate.
Den fejl er

Fejl: Wire gate (997) mislykkedes påstand evne kontrollere for chauffører 994 og 996.(Z3-1)

Nogen forslag?

Thanks a lot på forhånd