P
prashanthsree
Guest
Jeg designe DIGITAL faselåst hjælp CADENCE.
Jeg har skrevet VERILOG-A-kode til den digitale Phase Locked Loop.Men det egentlige problem er: --
1.Jeg åbning Verilog-Et vindue fra CIW og redigering af verilog kode.Det er at give `omfatte" constants.vams "i stedet for« omfatte "constants.h".
2.Hvis jeg redigere verilog kode ved at trykke på Indsæt-kommandoen, er jeg ikke i stand til at gemme tekst editor.
3.Jeg læste i Cadence tutorial, der efter at redde verilog-A-kode det vil generere fejl, og det vil automatisk viser blokdiagram af koden.
4.Sådan slettes swap-fil ..For at redigere tekst editor filen igen det viser den besked, at swap-filen er oprettet, og det bør slettes ..
Jeg har skrevet VERILOG-A-kode til den digitale Phase Locked Loop.Men det egentlige problem er: --
1.Jeg åbning Verilog-Et vindue fra CIW og redigering af verilog kode.Det er at give `omfatte" constants.vams "i stedet for« omfatte "constants.h".
2.Hvis jeg redigere verilog kode ved at trykke på Indsæt-kommandoen, er jeg ikke i stand til at gemme tekst editor.
3.Jeg læste i Cadence tutorial, der efter at redde verilog-A-kode det vil generere fejl, og det vil automatisk viser blokdiagram af koden.
4.Sådan slettes swap-fil ..For at redigere tekst editor filen igen det viser den besked, at swap-filen er oprettet, og det bør slettes ..