problemet i mit projekt

B

bjzhangwn

Guest
I mit projekt, er problemet, at jeg bruger input-signal (som DQS 100MHz) for at prøve input data.usually den DQS syntetiseres som uret, men i dette design, cann't de DQS kan syntetiseres som uret, så Jeg har problemer med, og jeg vidste ikke hvordan man tilføjer constranit for data og DQS (fordi DQS ikke er uret i systemet, men jeg bruger den til at prøve den datas), hvis jeg did't tilføje tvang, og de udvalgte data er delvist forkert, og DQS fanout er 20.can nogen give e nogle gode råd?
 
Hvad er "DQS"? Er det noget konkret til ét mærke af FPGA?
 
Jeg tror han mente en data strobe-signal, det afhænger kun af FPGA du r at bruge, begrænsning af strobe signalet med specifikke skævt og Maxdelay, kan du bruge lowskewlines så godt, det afhænger også af pin opgaver.
 
Hvis din FPGA understøtte flere urets så er der ingen problemer, oversætte ur input sampler som et ur plejer skade enhver proces er der don? t indeholder den i sin følsomhed liste. hvis ur FPGA don? t supprot flere urets så der er et problem, der er syntesen værktøj vil intepret nogen (xxx = '1 'og xxx'event) tilstand, som om xxx er et ur ingen måde u kan løse dette ved at dividere systemuret af 2,4,8, ... at få den nærmeste freq af ur sampler eller bruge en DLL-fil, hvis dens understøttes i ur FPGA
 
"Hvis ur FPGA don? T supprot flere urets så der er et problem, der er syntesen værktøj vil intepret nogen (xxx = '1 'og xxx'event) tilstand, som om xxx er et ur på ingen måde" Jeg er enig med wolfheart_2001, og Første kig på dette problem giver afdelingen for systemets ur efter behov, som løsningen.
 
I mit projekt, er problemet, at jeg bruger input-signal (som DQS 100MHz) for at prøve input data.usually den DQS syntetiseres som uret, men i dette design, cann't de DQS kan syntetiseres som uret, så Jeg har problemer med, og jeg vidste ikke hvordan man tilføjer constranit for data og DQS (fordi DQS ikke er uret i systemet, men jeg bruger den til at prøve den datas), hvis jeg did't tilføje tvang, og de udvalgte data er delvist forkert, og DQS fanout er 20.can nogen give e nogle gode råd?
 
Hvad er "DQS"? Er det noget konkret til ét mærke af FPGA?
 
Jeg tror han mente en data strobe-signal, det afhænger kun af FPGA du r at bruge, begrænsning af strobe signalet med specifikke skævt og Maxdelay, kan du bruge lowskewlines så godt, det afhænger også af pin opgaver.
 
Hvis din FPGA understøtte flere urets så er der ingen problemer, oversætte ur input sampler som et ur plejer skade enhver proces er der don? t indeholder den i sin følsomhed liste. hvis ur FPGA don? t supprot flere urets så der er et problem, der er syntesen værktøj vil intepret nogen (xxx = '1 'og xxx'event) tilstand, som om xxx er et ur ingen måde u kan løse dette ved at dividere systemuret af 2,4,8, ... at få den nærmeste freq af ur sampler eller bruge en DLL-fil, hvis dens understøttes i ur FPGA
 
"Hvis ur FPGA don? T supprot flere urets så der er et problem, der er syntesen værktøj vil intepret nogen (xxx = '1 'og xxx'event) tilstand, som om xxx er et ur på ingen måde" Jeg er enig med wolfheart_2001, og Første kig på dette problem giver afdelingen for systemets ur efter behov, som løsningen.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top