Question about nuværende styregruppe DAC

[colinwang]

Hej alle,
Jeg
har designet en 10bit 100M nuværende styregruppe DAC.Simuleringen resultater ved hjælp af ideal spænding er god.Men når jeg tilføje forenklet obligation wire model (2nH inductor 0.5Ohm modstand) om VDD og GND.Produktionen er helt forkert, og der er et stort oscillition.Jeg tilføje en afkobling kondensator mellem analoge vdd og GND, er der ingen åbenlyse virkning.
Kan nogen fortælle mig, hvordan man skal håndtere dette problem?Thanks very much!

 

[wifish2009]

colinwang wrote:

Hej alle,

Jeg har designet en 10bit 100M nuværende styregruppe DAC.
Simuleringen resultater ved hjælp af ideal spænding er god.
Men når jeg tilføje forenklet obligation wire model (2nH inductor 0.5Ohm modstand) om VDD og GND.
Produktionen er helt forkert, og der er et stort oscillition.
Jeg tilføje en afkobling kondensator mellem analoge vdd og GND, er der ingen åbenlyse virkning.

Kan nogen fortælle mig, hvordan man skal håndtere dette problem?
Thanks very much!

 

[colinwang]

Mange tak!
I separat levering af digitale side låsen skifte og aktuelle kilde.På grund af den parasitisk kapacitans, henvisningen vdd og GND er interferenced under omskiftet tid.Så der er ingen roligt sted på chippen.De skiftende nuværende på induktionsspoler gør output svingning og har behov for en forholdsvis lang tid at løse.Hvordan at løse dette problem?Tak!

 

[colinwang]

Jeg fandt, at obligationen ledninger og føre induktans på produktionen har store konsekvenser.Produktionsgabet oscillation forekommer hver taktcyklus.Det
er især kritisk, når hastigheden er høj.Før den indfrier den næste ur kommer.Jeg vil gerne tilføje en lille modstand til at dæmpe svingningerne.Der er dog ingen åbenlyse virkning.hvordan man kan håndtere dette problem?Tak til alle!