L
Lego256
Guest
Hej her. Jeg prøvede at designe en OPA fra papiret "Constant-GM Konstant-Slew-Rate stor båndbredde Low-Voltage Rail-til-Rail CMOS Input scenen for VLSI Cell Biblioteker" af Juan M. Carillo. Men jeg frygter, at der er noget af et problem i dette dokument. I betragtning af feedforward kredsløb Fig 2.b, hævdes det at annullere en gm0 i midten af input common mode rækkevidde, og at jeg er enig, men det er meningen at Annuller 1 Ib så godt, og at jeg ikke gør. For mig går output DC-strøm fra 1 Ib til 3 Ib med common mode spænding, betyder det ikke forbliver på 1 Ib som anført. For mit design, som jeg bruger et foldet cascode belastning etape skulle DC nuværende variation fremprovokere en skævhed variation, der ville være ganske foruroligende. Så har jeg ret, eller er jeg fejl? Og hvis jeg har ret, kan du tænke på en måde at løse dette? Jeg tænkte på at ændre biasspænding af lasten etape (spænding på porten af M7 og M8, figur 5), jeg stadig spekulerer på, hvordan man kan gennemføre det ... Tak! Lego