M
money_kandan2004
Guest
hai, nu IAM gør ME (Applied Electronics). IAM i projektfase. Mit projekt hedder "Area Effektive FIR-filtre for høj hastighed FPGA Implementering" i disse Project landet har reduceret Slice graf (RSG) Algoritme blev anvendt. Men den klare oplysninger er ikke givet om dette RSG algoritme. Jeg har brug for en klar idé om, RSG algoritme med nogle eksempler. Dette er IEEE papir projekt. Det er meget presserende. Pl. nogen har denne RSG algoritme detaljer. Pl. send så tidligt som muligt. Advance tak.