reset-syn og asyn

[shashi_reddy21]

Hvad er forskellen mellem syn reset og asyreset i verilog

 

[ankit12345]

Hvis der kan nulstille ske til enhver tid uafhængig af ur ... sin async nulstillet.
Hvis reset er afhængig af clk .... end sync.
sync nulstille udseende Datasignal ...... men ikke som styresignal til syntese værktøj ........
asyncreset er porne at glitches og kan føre til metastability .....................

http://www.sunburst-design.com/papers/

kontrollere, at de dokumenter om dette emne ........

 

[vinod_g]

i synchronus reset, er på reset signal aflæses på CLK kanten, men i asynchronuous nulstille uafhængig af CLK ..........

i verilog hvis u skrive reset og clk i følsomhed liste er det asyn nulstillet, betyder kun CLK sync reset

 

[sivakumar_tumma]

sync nulstille arbejder wirt hensyn til uret, hvor som asyn nulstille arbejde uafhængigt af clok ...

synkroniseret nulstille u kan bevare data, hvor de data kan gå tabt i asyn nulstille det vil nulstille output straks, om det er sved eller ej .....