V
vandelay
Guest
Jeg er om en signalbehandling kort involverer en DDR2 SDRAM, og jeg har nogle spørgsmål til routing af bussen.
Jeg har startet ud med data grupper af en 16-bit bred enhed, og det er lykkedes mig ledningsføring databits, blitzlys, og lidt masker til min FPGA bruge 20mm / - 0.1mm lange spor 5 mil dækkende med NO vias, fast stelplade direkte nedenfor.Den dokumentation, jeg har læst tyder gruppering databit med strobe og smule maske for hver byte, som en "byte lane ', men jeg kan ikke adskille de 16-bit bus i byte baner uden at gå på kompromis (tilføjelse vias til bussen).
Da databus er relativt korte (20mm) Jeg håber, at jeg vil slippe af sted med interleaving alle 16 databit og tilhørende blitzlys / smule masker, i en enkelt vognbane med ca 3x spor bredde afstand mellem signaler på de fleste punkter, og stadig bruge den på fuld hastighed (667 MHz)
Kan nogen med DDR2 layout erfaring give mig en heads up on that?Jeg kunne bruge to 8-bit RAM til lettere gruppering af de enkelte byte baner, men det er et omkostningseffektivt følsomt projekt, så jeg vil gerne slippe af sted med kun en RAM-chip, og dermed en 16-bit-enhed.
Også vil jeg ikke løbe ind i problemer med flåning effekter ved hjælp 5mil lang 20mm lang spor, right?
Jeg har startet ud med data grupper af en 16-bit bred enhed, og det er lykkedes mig ledningsføring databits, blitzlys, og lidt masker til min FPGA bruge 20mm / - 0.1mm lange spor 5 mil dækkende med NO vias, fast stelplade direkte nedenfor.Den dokumentation, jeg har læst tyder gruppering databit med strobe og smule maske for hver byte, som en "byte lane ', men jeg kan ikke adskille de 16-bit bus i byte baner uden at gå på kompromis (tilføjelse vias til bussen).
Da databus er relativt korte (20mm) Jeg håber, at jeg vil slippe af sted med interleaving alle 16 databit og tilhørende blitzlys / smule masker, i en enkelt vognbane med ca 3x spor bredde afstand mellem signaler på de fleste punkter, og stadig bruge den på fuld hastighed (667 MHz)
Kan nogen med DDR2 layout erfaring give mig en heads up on that?Jeg kunne bruge to 8-bit RAM til lettere gruppering af de enkelte byte baner, men det er et omkostningseffektivt følsomt projekt, så jeg vil gerne slippe af sted med kun en RAM-chip, og dermed en 16-bit-enhed.
Også vil jeg ikke løbe ind i problemer med flåning effekter ved hjælp 5mil lang 20mm lang spor, right?