Sådan eksempel en Hardmacro / hukommelse i DesignComiler

[Aramis]

Hej,
Jeg har et spørgsmål, når eksempelvis en Memory (fra håndværker) i mit design.
Er mit flow korrekt??

1.skrive en tom model, ex: modul A16x16 ();
2.i mit design, instace i den tomme modul

3.I DC, mit all design læse omfatte tomme Moule,
indstille link_library stien til den faktiske hukommelse A16x16.db

4.command> link, DC link mit alle desgin

5.command> set_dont_touch "den A16x16 modul"

6.indsamle og rapportere timingJeg korrekt??eller jeg behøver ikke at skrive en tom modul?

hvis jeg ikke giver link og set_dont_touch kommando, bare kompilere det, kan jeg få en korrekt timing og korrekt sdf fil??
fordi jeg har refernce til en andens dc script, de ikke gør det, de skal bare læse og kompilere.så jeg er så forvirret!

Kan nogen hjælpe mig!Tak

Aramis

 

[CNZ]

Hvis du kun studere ASIC-design flow, kan du skrive en QTM modul fra PT!
hvis ikke, skal din ASIC leverandøren give *. lib eller. db bibliotek til dig!

 

[farmerwang]

Hvis du bruger Artisan, vil de give hukommelse compiler, som du kan bruges til at genereres Hukommelse Makro celler i alle formater.For DC, oversætte først den genererede. Lib-fil til. DB-format, og derefter sætte dem i link_library listen.

 

[Aramis]

farmerwang skrev:

Hvis du bruger Artisan, vil de give hukommelse compiler, som du kan bruges til at genereres Hukommelse Makro celler i alle formater.
For DC, oversætte først den genererede. Lib-fil til. DB-format, og derefter sætte dem i link_library listen.

 

[CNZ]

Hvis din ASIC sælger ikke giver dig *. lib eller *. db fil (det er umuligt

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />

)

Du kan skrive en QTM modul!
såsom:
# # # # Oprettelse af Model og sat globale parametre # # # #
1.Informere PrimeTime, at en ny model ved navn eksempel er ved at blive oprettet.
create_qtm_model qtm_example

2.Angiv den teknologi bibliotek til brug med dit design.
set_qtm_technology-bibliotek lib_new

3.Definere en sti type.
create_qtm_path_type path1-lib_cell nand21-fanout 2

4.Definer en belastning type.
create_qtm_load_type load1-lib_cell and22

5.Definer drevtype.
create_qtm_drive_type drev1-lib_cell buf1
create_qtm_drive_type drev2-lib_cell buf2

6.Definer et globalt setup tid.
set_qtm_global_parameter-param setup-lib_cell DFF1-ur CLK-bens D

7.Definer et hold tid.
set_qtm_global_parameter-param hold-værdi 0,0

8.Definer et ur til produktion forsinkelse tid.
set_qtm_global_parameter-param clk_to_output-lib_cell DFF1-ur CLK-pin Q# # # # Specificering Model Oplysninger # # # #
1.Opret et ur havn.
create_qtm_port (CLK)-type ur

2.Opret indgangsporte.
create_qtm_port (AB)-type input

3.Opret output-porte.
create_qtm_port (XY)-type output4.Indstil load1 load type på A-og B-havne.
set_qtm_port_load (AB)-type load1-faktor 2

5.Sæt en belastning af tre kapacitans enheder på CLK.
set_qtm_port_load (CLK)-værdi på 3

6.Angiv et drev på output-porte.
set_qtm_port_drive X-type drev1
set_qtm_port_drive Y-typen drev2

7.Definer setup og hold buer.
create_qtm_constraint_arc-setup-kant stigning \
-navn SetupA-fra CLK-til A-path_type \
path1-path_factor 2
create_qtm_constraint_arc-hold-kant stigning \
-navn HoldA-fra CLK-til A-path_type \
sti 1-path_factor 2

8.Opret forsinkelsen buer.
create_qtm_delay_arc-navn BtoY-fra B-til Y-path_type path1-path_factor 3
create_qtm_delay_arc-navn CLKtoX-fra CLK-til X-path_type path1-path_factor 2
Senest redigeret af CNZ den 12. maj 2003 9:59, rettet 1 gang i alt

 

[CNZ]

Du behøver ikke skrive den tomme modul.
Efter PT kører scriptet, kan PT generere *. db og * _lib.db fil!

i DC, bare du tilføje * _lib.db til link_library variable og
læse *. db i hukommelsen.

Du kan henvise til SOLGT om det!