E
eejli
Guest
Jeg har en PLL transient simulering.Når PLL er meget sandsynligt låst, dvs loop filter spænding er mindre end 1mV rundstyringssendere og efter> 10us afvikling.Men se på de gratis pumpe op / ned aktuelle puls fandt jeg, at der er en konstant fase fejl (om det samme store som pfd forsinkelse kædeledelsen forsinkelse tid) mellem Fref og Fdiv.
Min charge pumpen har god Iup og Idown aktuelle kamp, siger maksimale 2uA uoverensstemmelse med en nominel 200uA charge pumpe nuværende.Jeg donot mener, at dette lille uoverensstemmelse løbende vil forårsage, at store fase offset.Er der andre mulige årsager til at forklare dette og for at undgå dette?
Tak.
Min charge pumpen har god Iup og Idown aktuelle kamp, siger maksimale 2uA uoverensstemmelse med en nominel 200uA charge pumpe nuværende.Jeg donot mener, at dette lille uoverensstemmelse løbende vil forårsage, at store fase offset.Er der andre mulige årsager til at forklare dette og for at undgå dette?
Tak.