Sådan Konfiguration PLL CD4046???

[Elits]

Hej alle, jeg fik lidt forvirring i forbindelse med projekteringen PLL bruger CD4046. Baseret på databladet for at vælge værdi af komponent, vi skal bruge grafik giver af leverandør. Men, jeg nogensinde har bogen (jeg har glemt titlen), at for at vælge værdien af ​​komponenten kan vi bruge følgende formel 1 Fmin = ------------- [R2 (C1 32 pF)] 1 Fmax = ------------- [R1 (C1 32 pF)] ____________ 2dFc = / 2dFL /------------- V phi R3C2 Så, hvoraf den ene er sandt? tak, jeg har brug for din hjælp. tak Elits

 

[Miguel Gaspar]

Først er der flere datablad for 4046 for lav frekvens drift og CMOS version for høj frekvens. drift og af flere producenter. Lad mig vide, hvilken en er du bruger.

 

[IanP]

Tag et kig på Application Note: "Konfiguration og anvendelse af MC74HC4046A Phase-Locked Loop" http://www.onsemi.com/pub/Collateral/AN1410-D.PDF Hilsen, IanP

 

[Miguel Gaspar]

For 4046 er der to designs option med eller uden frekvens offset.

 

[ilamseeker]

?