Sådan styres testbench hjælp TCL

[vcnvcc]

Hej venner

Jeg vil gerne vide, hvordan man styrer forskellige testbeches hjælp TCL ..

for eksempel
sige, at jeg har imod design og at teste, Im skriftligt nulstille prøvesag, Klokgenerering prøvesag, og så mange prøvesager afhænger af design .....og jeg har skærm / checker også.

Nu, hvordan man skriver en fil i TCL som kontrollerer min prøvesager i prøvebænk .... hvad dette miljø hedder?

Hvis du kan fortælle mig lidt mere om dette med f.eks ......
(Allerede søgte på internettet, men ikke fundet )....

tak ....

 

[sarath51]

Håber dette link vil besvare en del af ur spørgsmål

http://www.altera.com/support/examples/tcl/tcl-modelsim.htm

 

[vcnvcc]

Tak Sarath
Jeg har denne documets ... men hvad im leder efter, er noget andet ...

Jeg ønsker en form for eksempel, med testbench dækker forskellige test cases (vhdl om muligt) ... og endelig TCL script, der kontrollerer denne prøvebænk ... hvis u har noget materiale, ethvert link du uploade.Tak ..

Slags eksempel ------------------ fra asicworld.com

modul counter_tb; / / sige counter design vi har n dette er dens testbench
reg CLK, reset, så;
wire [3:0] count;

counter U0 (
. CLK (CLK),
. reset (reset),
. aktivere (enable),
. count (count)
);

indledende
begynd
CLK = 0;
reset = 0;
enable = 0;
ende

altid
# 5 CLK =! Clk;

endmodule/ / / sige jeg har nulstillet n ur prøvesag ....

begivenhed reset_trigger; / / nu whts denne "begivenhed ".... i VHDL wht at bruge
begivenhed reset_done_trigger;

indledende begynde
altid begynde
@ (Reset_trigger);
@ (Negedge clk);
reset = 1;
@ (Negedge clk);
reset = 0;
-> Reset_done_trigger;
ende
endeindledende
begin: TEST_CASE
# 10 -> reset_trigger;
ende

indledende
begin: TEST_CASE
# 10 -> reset_trigger;
@ (Reset_done_trigger);
@ (Negedge clk);
enable = 1;
gentag (10) begynder
@ (Negedge clk);
ende
enable = 0;
ende

 

[aji_vlsi]

vcnvcc skrev:

Tak Sarath

Jeg har denne documets ... men hvad im leder efter, er noget andet ...Jeg ønsker en form for eksempel, med testbench dækker forskellige test cases (vhdl om muligt) ... og endelig TCL script, der kontrollerer denne prøvebænk ... hvis u har noget materiale, ethvert link du uploade.;

ende

 

[vcnvcc]

aji_vlsi,

1 dag kursus offentlige = GRATIS?

 

[aji_vlsi]

vcnvcc skrev:

aji_vlsi,1 dag kursus offentlige = GRATIS?

 

[sarath51]

Jeg gætter simulator støtte er at være der for brug af THC.Så vidt jeg ved, ModelSim har denne evne.
Lang tid tilbage, jeg henviste til Doulos træningsmål hjemmeside.Ignorer hvis u alle klar kendskab til disse links.Meanwhile jeg skal forsøge at gøre nogle forsøg

http://www.doulos.com/knowhow/tcltk/examples/modelsim/
http://www.doulos.com/knowhow/tcltk/examples/
http://www.kip.uni-heidelberg.de/ti/HWP/docu/se_tutor.pdf

 

[aji_vlsi]

Modelsim, VCS og NC alle har gode TCL støtte i de seneste udgivelser.

Ajeetha, CVC
www.noveldv.com