S / H i pipeline ADC

[hyy95120]

Jeg fandt, at i mange rørledning ADC design, et S / H fase er inkluderet (vin -> S/H--> fase 1 -> etape 2 ...), men i andre mønstre, S / H blev inkluderet i 1. etape.(vin -> stage1 -> stage2 ...)

Hvad er fordele og ulemper ved at have en dedikeret S / H fase?Tak!

 

[raduga_in]

Jeg er ked af, kan du give nogle eksempler / papir ..
der viser denne ting?

 

[jerryzhao]

Uden front_end S / H-blok, som kan bidrage til at blænde fejl.
Der er S / H kondensatorer i stage1, men det kan ikke garantere sub-ADC stikprøve samme som MDAC stikprøve.
med andre ord: Vin skal gå til to blokke i alle faser, hvis uden front_end S / H blok, de Vin er variabel.Lagt efter 7 minutteret vil blive spare på strømmen og dø størrelse, hvis mangel på front_end S / H blok.Du kan ændre timingen i stage1 at reducere blænde fejl, som uden FE S / H blok.
Du kan reference IEEE papir:
"En 55-mW, 10-bit, 40-MSAMPLE / s Nyquist-Rate CMOS ADC" ved Iuri Mehr og Larry Singer marts 2000 Solid-state Circuits IEEE.

 

[hyy95120]

tak!
Betyder det, hvis jeg ofrer hastighed og gå til en stor Cin og prøvetagningen længere tid, vil jeg være fint uden et S / H blok?