Sammenlign Xilinx og @ ltera Datablad?

[davyzhu]

Hej alle,

Jeg læser databladet fra Xilinx og @ ltera, de bruger det andet navn,
f.eks CLB i Xilinx og CL i @ ltera, der kender deres ligning, og hvordan man kan sammenligne?

Hilsen,

Davy Zhu

 

[Big Boy]

Den CLB (CL) kan gøre en stor forskel mellem antallet af CLB anvendes.Jeg kan ikke tale for @ ltera som jeg havn't se på dem, men de Xilinx brug 4 logik celle pr CLB (en logik celle undertiden omtales som en »skive«).

Den bedste måde at se dem i databladene i logikken blokere beskrivelse sektioner.

For eksempel i Xilinx, hver af de fire logik celler har 2 kanaler med hver sti, der har sin egen look-up tabel (LUT) og flip-flop.Plus, de har nogle ekstra logik gates, Multipleksere og carry-kæden for blot at nævne et par stykker.

I hvert CLB, 2 af de 4 skiver kan bruges som en mere omfattende distribueret RAM.

Husk også, at CL / CLB er kun en del af chippen.Der er andre meget vigtige dele, som kan være lige så vigtigt, hovedsagelig IØ-blokke og blokere RAM, men også nogle andre funktioner som uret ledere.

 

[cawan]

Xilinx definere FPGA bestå af fælles Logic Block (CLB).Hver CLB bestå af 2 (spartansk, virtex) eller 4 (virtex-2) skiver.Hver skive indeholder to LUTs
m.fl. logik enhed såsom MUX og XOR.

@ ltera definere FPGA bestå af Logic Block.Hver Logic Block bestå af Logic Element (LE) og LE indeholde LUT.

Bemærk, at både LUT fra xilinx og @ ltera indeholder 4 fan-in og 1 fan-out.Stratix II fra @ ltera ændrede grundlæggende arkitektur LUT men stadig anvendes 4 fan-in og 1 fan-out arkitektur