sandt eller falsk

[lahrach]

hej,

er hver vhdl program har brug for en testbanch?

lahrach

 

[kspalla]

Ikke nødvendigvis,
Men hvordan man kan validere det?Jeg tænker på design.
Bare skrive koden kan ikke opfylde behovene i ét skud.
Prøvebænk vil give den bestemmelse at teste de kapaciteter, hedder osv.
Så håber du har forstået behovet for prøvebænk.

 

[omara007]

Du kan kompilere / køre dit design direkte ved hjælp af simulatoren og stimulere de input fra inde i simulatoren i sig selv uden behov for at have en testbench ..endnu, kan dette ikke være muligt i tilfælde af relativt store blokke med mange I / Os

 

[aji_vlsi]

omara007 skrev:

Du kan kompilere / køre dit design direkte ved hjælp af simulatoren og stimulere de input fra inde i simulatoren i sig selv uden behov for at have en testbench ..
endnu, kan dette ikke være muligt i tilfælde af relativt store blokke med mange I / Os