SAR ADC simulation

[snoop835]

Hi guys,

I øjeblikket er jeg simulerer 8 bit SAR ADC.Jeg køre transiente analyse med forpladshandling indgangsspænding og output er observeret som vist på vedhæftede fil filer.De blokerer for SAR ADC er også inkluderet.Den digitale bits der er forbundet til ideelle DAC.

Fra min forståelse, SAR ADC tager 9 ur cyles at afslutte en konvertering (Fclk = 5MHz, 1 ur cyle = 200ns).Den første taktcyklus er for nulstillet, og de resterende ur cyklusser er for SAR algoritme (8 ur cyles).Først på
10. ur cyle SAR producere en gyldig output.Hvad puslespil mig er, at vi kun har brug for produktionen i hvert
10. cyklus, resten er bare for SAR algoritme sammenligning (korrigere mig, hvis im forkert!).Så hvordan får jeg udpakke output på hvert
10. ur cyle så jeg kan få et rart forpladshandling udgangsspænding.Hvad er HSpice syntaks til at gøre dette?Mit mål er at få en trappe Udgangsspænding med rampe-up indgang, så jeg kan sammenligne dette med ideelle ADC og måle Inl, DNL, få fejl og offset fejl.

Jeg håber, lærere derude kan give mig nogle råd.

skål
Beklager, men du skal login for at se denne tilslutningskrav

 

[ablue]

Jeg tror, du kan låsen produktionen, så produktionen kan findes når som helst.Også kan du bruge en ideel DAC konvertere digital udgang til analog bølgeform og DNL / Inl / Gainerror / Offset er alle tilgængelige via den analoge bølgeform.

 

[snoop835]

Ablue,

Hvordan kan jeg låsen output?Jeg ved ikke rigtig, hvad du mener.Og output af SAR ADC er allerede tilsluttet ideelle dac som du kan se i bølgeformer (vedhæftede filer).

tak

 

[chenliy]

Jeg tror, at hvis du tager 9 ur cyles for at afslutte en konvertering, konvertering er ikke nok.Du skal bruge den hurtigere ur.

 

[ablue]

Du kan bruge flag bit (hvilket flag de færdigbearbejdning af konvertering) som låsen signal.hvis du dont have sådan bit, kan du kun bruge en 1 / 9 ur som låsen signal.

I ét ord, jeg tror, at ur SAR ADC bør altid låsen de data, så systemet kan hente outputdata når som helst, også ur ADC bør have en flag bit at lade systemet vide, om data er klar eller ej

Beklager, jeg canot hente jpg.

Ablue