Set Up Time Krænkelse

[ryusgnal]

Kan nogen hjælpe mig med kredsløbet nedenfor.Er der nogen opsætning overtrædelse af kredsløbet?Hvis ja, hvad er setup tid krænkelse?Hvad skal jeg gøre for at løse problemet?<img src="http://img516.imageshack.us/img516/4711/setupjp8.jpg" border="0" alt="Set Up Time Violation" title="Set Up Time Krænkelse"/>

 

[lordsathish]

Nedsat tid i ingenting, men den periode, hvor data-input til floppet, bør være gældende før overgangen af uret sker ...dvs. normalt stigende kanten af ur ...

Jeg tror, de data, der her er tilstrækkeligt ...du er nødt til at nævne uret periode og nedsat tid flop ...du kan undgå nedsat tid krænkelse ved at øge ur periode ...betingelsen for at undgå nedsat tid overtrædelse er
Tclk> = Tclk-q Tsetup Tcomb - Tskew

 

[deh_fuhrer]

Tclk Tskew (min)> = Tclk-q (reg1) Tcomb (max) Tsetup (reg2)

 

[ryusgnal]

deh_fuhrer skrev:

Tclk Tskew (min)> = Tclk-q (reg1) Tcomb (max) Tsetup (reg2)

 

[vamsi_addagada]

setup overtrædelse er der
anvendelse af ligning
Tclk1 Tclktoq Tcomb <= Tclk2 Tperiod-TsetupLagt efter 2 minutter:setup overtrædelse er fjernet ved hjælp af decrasge datavejen forsinkelse, og øg ur periode. bruge dette en u fjerne setup overtrædelseTilføjes efter 1 minut:vamsi

 

[deh_fuhrer]

ryusgnal skrev:deh_fuhrer skrev:

Tclk Tskew (min)> = Tclk-q (reg1) Tcomb (max) Tsetup (reg2)

 

[sim_333]

U kan også fjerne denne opsætning krænkelse ved at give muticycle sti ......
at der sandsynligvis afhænger af design ....

 

[phoenixfeng]

hvad er CLK periode, TCQ, Tnet og opsætning tid