Setup & Hold

http://www.velocityreviews.com/forums/t22483-setup-vs-clocktooutput-time-vs-hold-time.html

Måske helpful

 
Kære dude,

Hold er meget problem derefter installationsprogrammet.

Også hvis violattion grund til at oprette og holde opstår

hold skal løses først.

 
Årsagen THT "Hold Time" er mere imp cos, i tilfælde af lastrummet chk, er tidspunktet gøres på nuværende kanten af CLK, nemlig erobringen af tidligere data!

men incase af setup, separation sker efter en CLK cyklus.så EVN hvis der er en opsætning viol efter silicium hz kommer bk u kan reducere freq af design og stadig wrk med det!

fastsættelse hold overtrædelse er mere imp end fastsættelse setup!

WBR
Lakshman

 
Jeg antager, at u tilslutte en krystal eksternt i forhold til chip ....så hvis ur chip doesn'nt wrk at sige 40MHZ, så reduceres frekvensen ved hjælp af en mindre værdi krystal ...siger 20MHz .....

denne metode kan bruges, hvis u bruger en krystal tilsluttet eksternt ..Derved undgår "re-spin" af chip!

Situation2: hvis ur usin en "clk osc" IP-BLK
I dette tilfælde har u for at erstatte den eksisterende IP af en anden en, som er af mindre freq.
Denne sag kræver en "re-spin" af ur design & does'nt koste u så meget, hvis u wer at gå til en helt ny spin af ur chip!

WBR
Lakshman

 
setup er den tid, hvor vi sætter vores data om adderess bus eller data bus.this skyldes overgange (overspænding). så det bør være større end holde tid.

 

Welcome to EDABoard.com

Sponsor

Back
Top