Signaling anvendes i System-on-a-package

[lagos.jl]

Hej alle!

Kunne nogen venligst fortælle hvilke signaling ordninger er almindeligt anvendt til gennemførelse af (parallel) data busser i et system-on-a-package (SoP)?Jeg mener, hvordan er det kommunikation mellem kerner i de forskellige silicium dies at gøre SoP udrettet?

... fra hvad jeg har set indtil nu ser det ud til, at op til Systems-on-a-Chip (SoCs) den traditionelle parallelle bus (med repeatere) var stadig benyttes til at kommunikere mellem de forskellige kerner.Er denne fremgangsmåde stadig anvendes i standardforskrifter?

Enhver kommentar / referencer / links er velkomne!Thanks in advance!

 

[kishore2k4]

AFAIK, SoP ikke behøver at bruge noget forskellig fra den konventionelle chip til chip signaler.Den primære fordel blive reduceret betydeligt sti kapacitans (lav effekt, høj hastighed, bedre SI etc), routing er også simuleret og testet af designeren selv,
hvilket efterlader mindre kritiske veje til dirigeres off-pakke og stadig garuantee specifikationerne.De er hovedsagelig anvendes til at integrere hukommelse (flash, DRAM) med computing (CPU) i størrelse / effekt constrianted enheder som mobiltelefoner / Håndholdte osv.

SoP er et "teknisk" udtryk for PCB med bare dør i en enkelt pakke.

SoCs på den anden side i stigende grad bruger onChip Interconnect topologier, der er let at skalere både med chip kompleksitet og samt proces noder.

 

[lagos.jl]

Tak for svaret kishore2k4!

Hum, er jeg bange for, at jeg rodet op mit spørgsmål lidt ...Gør lidt yderligere læsning Jeg har indset, at SoP og SIP (System-i-en-pakke) kan ikke være det samme.Jeg gætter SIP er mere relateret til VERTIKALE stabling af forskellige matricer, mens SoP er mere som bare dør i en enkelt pakke (som du siger), men ikke nødvendigvis stables og sammenkoblet i mere traditionelle måder.

Under hensyntagen til denne subtile forskel, tror jeg, at jeg er virkelig interesseret i at dø sammenkoblinger inden SiPs, og mere præcist om, hvordan data busser er gennemført inden støbekerner bosat på forskellige dør.

Kunne du komme nærmere ind på dette emne?Thanks in advance for any help!.

 

[kishore2k4]

Du har ret, om forskellen mellem SoP og SIP.Den nuværende tendens er SIP efterfulgt af 3D interconnects hvor forbindelser går gennem dør.

De mest almindelige ansøgning om SIP er plads / effekt / størrelse begrænsninger og SI / EMC spørgsmål i høj frekvens chips.Jeg er ikke sikker på, hvilken detaljeringsgrad, du forventer fra dette indlæg, måske kan du bede en mere specifik forespørgsel.

De dør er som regel lavet til at passe i normal emballage og når ansøgningen kræver de alle er placeret i en enkelt pakke.Der er ingen grund til at designe særlige busser for sådanne ansøgninger som interconnects er meget kort i længde og substratet af pakken kan rute flere lag med meget lille feature længder giver en meget høj tæthed sammenkoble.

Følgende dokument skal give dig et godt overblik over, hvad SIP er, og hvad det ser ud som internt.
Toshiba

Amkor er en virksomhed, der har specialiseret sig i alle ting IC emballage.Bør du tjekke dem ud.