små IP-kerne i altera CPLD?

[7rots51]

Hej
Jeg er ny i CPLD og FPGA, jeg har HDLc ip-kerne fra openc0res og ønsker at kompilere det og programmere den til et altera max7000 cpls, bedes du nogen guide mig til at gøre det, hvor mange skridt jeg skal gøre, kan du angive de skridt for Dermed job.This kan hjælpe mig med at finde vej på kort tid. (Den tid er afgørende for mig)

Jeg vil bruge denne CPLD chip som HDLc controller (der er ingen HDLc chip i mit land).

farvel

 

[Sibi]

Hej,
Da du sagde, du er ny CPLD lad os starte fra begyndelsen.

1.Du får brug for Max plus II baseline software.Dette er nogle 10 MB, og du kan hente det frit fra Altera.

2.Næste du brug for en byte-blaster MV download kabel.Du kan gøre en.De skemaer er tilgængelige på Altara site Eller hvis du er presset for tiden kan du bestille det.Det koster omkring 150 dollars

3.Installere drivere til byte-blaster i Max plus.Det kan tage dage, hvis du ikke har den rigtige litteratur.En ansøgning notat om installation ByteBlaster driver til NT / XP er tilgængelig på Altera

4.Næste åbne IP-kerne.Jeg formoder, det er i AHDL.Du skal vælge den valgte enhed og udarbejde projektet.Næste tildele ben hjælp Floor Plan Editor.Genkompilere projektet

5.Programmet enheden ved hjælp af "Programmer".Du skal sætte en Multi-enhed JTAG kæden og program med. POF fil.

OK, det var en primer.
Happy programmering
Sibi