Smartmodel spørgsmål om design ved hjælp af xinlinx isev4

[zhoury]

Er der nogen der har erfaring med at simulere ved hjælp af smartmodel og design ved hjælp af xinlinx isev4. Jeg ønsker at konstruere et bord niveau simulator miljø ved hjælp af disse to værktøjer. Jeg har brug for hjælp smartmodel er 386-modellen og FPGA designet ved hjælp af xinlinx. Hvordan kan jeg gøre dette?

 

[mab]

Jeg har aldrig brugt det, men fra hvad jeg læser tid siden i Synopsys docs, er du nødt til at sætte sammen i et passende simuleringsmiljø de 386 BFM (bus Functional Model) og den Xilinx VHDL kode. Så skal du skrive nogle simulation cykler for 386 og lad simuleringen motoren udføre det, og se hvordan din FPGA reagere.

 

[jeck]

Hvem ved, hvordan man får USB bus Smart modelsimulering kode? Jeg skal bruge en testbench til at simulere USB-design. Please hjælp mig! På forhånd tak!