smule synkronisering i Folding ADC

K

kickbeer

Guest
Jeg har et problem, hvordan jeg kan netop synkronisere 5 bits fra fin-konverter og 3 bits fra groft konverter .. Kan nogen vise mig, hvordan man gør det?

 
Mener du synkronisering i gang domæne?

Folding verte fungerer som rørledningen ADC etaper.Forskellen er, at radix operationen sker ikke i tide rækkefølge.Så MSB og LSB dele er vurderet på samme prøve.Det kræver en prøve og holde banen i front.

 
ja.i tide domæne, fordi de er anderledes forsinkelser langs den grove og den fine signalveje.

Jeg læste nogle artikler, og de bruger ikke prøve og hold, og netop den smule synkronisering.Men de kan ikke forklare, hvordan synhronization gjort.

Har du idé?

 
Jeg vidste ikke nogen anden løsning end at matche den tidsforsinkelse af indgangssignalet og den første etape output.Men enhver lille uoverensstemmelse i mellem vil krænke ENOB ved højere frekvenser.

Men også i en ren Flash-ADC S / H bidrage til at undgå problemet, fordi du har skævhed i layout og reference stigen.

 
Ja, mange af dem.Men ikke for Flash-ADC eller folde-ADC.På grund af tidspunktet og skew spørgsmål både over behovet S / H i GS / s sortiment.Så strømeffektivitet angiver at bruge parallel rørledning.

Nøglen til alle højtydende ADC er, at med kalibrering du kan krænke matchende dimensionering og er støj begrænset.Furtheron du kan tolerere i nogle arkitekturer også beslutningen fejl bringer også S / N, og dermed magten ned.

Flash og folde er ikke let at kalibrere!

 
rfsystem skrev:

Ja, mange af dem.
Men ikke for Flash-ADC eller folde-ADC.På grund af tidspunktet og skew spørgsmål både over behovet S / H i GS / s sortiment.
Så strømeffektivitet angiver at bruge parallel rørledning.Nøglen til alle højtydende ADC er, at med kalibrering du kan krænke matchende dimensionering og er støj begrænset.
Furtheron du kan tolerere i nogle arkitekturer også beslutningen fejl bringer også S / N, og dermed magten ned.Flash og folde er ikke let at kalibrere!
 

Welcome to EDABoard.com

Sponsor

Back
Top