K
kumar_eee
Guest
En CPU understøtter 4 afbryder-I1, I2, I3 og I4.Det understøtter prioritering af interrupts.Indlejrede afbryder er tilladt, hvis senere afbryder er højere prioritet end tidligere.Under en vis periode, ser vi følgende sekvens af indsejling i og udsejling af interrupt service rutine:
I1-start --- I2-start --- I2-udgang --- I4-start --- I3-start --- I3-udgang --- I4-end --- I1-udgang
Fra denne sekvens, hvad kan vi udlede, om interrupt rutine?
a).I3> I4> I2> I1
b).I4> I3> I2> I1
c).I2> I1; I3> I4> I1
d).I2> I1, I3> I4> I2> I1
I1-start --- I2-start --- I2-udgang --- I4-start --- I3-start --- I3-udgang --- I4-end --- I1-udgang
Fra denne sekvens, hvad kan vi udlede, om interrupt rutine?
a).I3> I4> I2> I1
b).I4> I3> I2> I1
c).I2> I1; I3> I4> I1
d).I2> I1, I3> I4> I2> I1