Spørgsmål om Delay Line ~

[ZengLei]

Hej alle
I hvor vi shuold bruge en Delay Line?
Hvor mange slags Delay Lines nu på markedet?
Jeg ønsker at udsætte mit signal om 0.5ns, jeg søgte på internettet, kun fundet Maxim har forsinkelsen line produkt, er der andre producenter tilbyder Delay Line?
Er det muligt at forsinke et digitalt signal om 0.5nanosecond af FPGA?

 

[FVM]

Forsinkelse i NS serien er opnået på en FPGA let, som regel er det tilstrækkeligt at fastsætte respektive timing begrænsninger, men du kan også manuelt indsætte logik celler, der er beskyttet af syntese attributter.Forvent omkring 3 eller 4 logik celler til 1 ns forsinkelse.

I den analoge verden, er LC forsinkelse linjer mest alsidige at opnå forsinkelser.De er også tilgængelige som pakket dele. Www.datadelay.com har et rigt udvalg af aktive (digital logik) og også passiv (LC) forsinkelse linjer.